• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    EinFeRAM-Speicherchip umfaßt einArray 5 nichtflüchtigerFerrokondensatorspeicherzellen zum Speichern von Daten. Eingangsanschlüsse empfangenzu speichernde Daten und Adressendaten, die angeben, wo in dem Arrayvon Speicherzellen die Daten gespeichert werden sollen. Der FeRAM-Speicherchipenthältferner eine Rücksetzeinheit7 zum Erkennen eines extern angelegten Rücksetzsignals. Die Rücksetzeinheit7 leitet bei Erkennung des Rücksetzsignalseine Rücksetzoperation ein,bei der mindestens ein Teil der in den Speicherzellen gespeichertenDaten auf vorbestimmte Werte gesetzt wird.
    公开号:DE102004019230A1
    申请号:DE200410019230
    申请日:2004-04-16
    公开日:2005-01-27
    发明作者:Hans-Oliver Joachim；Jörg WOHLFAHRT
    申请人:Infineon Technologies AG；
    IPC主号:G11C7-20
    专利说明:
    [0001] Dievorliegende Erfindung betrifft einen FeRAM-Speicherchip und ein Verfahren zum Betriebeines solchen Speicherchips.
    [0002] FeRAM-Speicherchipssind nunmehr weithin im Gebrauch. Eine vorteilhafte Eigenschaftdieser Chips besteht darin, daß sienicht flüchtigsind, daß also,wenn die Stromversorgung fürden FeRAM-Speicherchip entfernt wird, die in dem Baustein gespeichertenDaten nicht gelöschtwerden. Diese Eigenschaft steht im Gegensatz zu bestimmten anderenSpeicherbausteinen, wie zum Beispiel DRAM-Bausteinen, die ihre Datenvergessen, sobald die Stromversorgung ausgeschaltet wird.
    [0003] Einetypische Anwendung füreinen nichtflüchtigenSpeicherchip ist ein RAM-Speicher für eine Einrichtung mit geringerStromaufnahme. Solche Einrichtungen können eine unzuverlässige Stromversorgungaufweisen oder könnenso ausgelegt sein, daß sieso oft wie möglichaufhören,Strom zu entnehmen, wie zum Beispiel, wenn die Einrichtung nichtbenutzt wird. Der Vorteil, eine Einrichtung mit geringer Stromaufnahmemit einem nichtflüchtigen Speicherchipals RAM-Speicher auszustatten, besteht darin, daß nach einem Herunterfahrenetwaiger in dem nichtflüchtigenSpeicher gespeicherter Code (z.B. Betriebssystemprogrammcode oderAnwendungsprogramme) nicht gelöschtwird. Das heißt, daß wenn dieEinrichtung wieder heraufgefahren wird, sich das System im selbenZustand wie vor dem Ausschalten befinden würde. Die Einrichtung muß zum Beispielnicht neu gebootet werden.
    [0004] Eineweitere Anwendung fürnichtflüchtige Speicherchipsist als einfache Datenspeicherbausteine.
    [0005] DieGesamtstruktur eines bekannten FeRAM-Speicherchips ist schematischin 1 gezeigt. Die Einrichtungbesitzt eine Anzahl von Anschlüssen,darunter Anschlüsse,die in der vorliegenden Schrift als Datentransferanschlüsse bezeichnet werden.Die Datentransferanschlüssedienen zum Empfangen von zu speichernden Daten und Adressendaten,die angeben, wo in dem Speicher die Daten gespeichert werden sollen,und zum Ausgeben von in den Speicherzellen gespeicherten Daten.Bei bestimmten Speicherchips sind die Anschlüsse zum Empfangen der Datenund Adressen ("Eingangsanschlüsse") von den Anschlüssen, dieDaten ausgeben ("Ausgangsanschlüsse") verschieden. Beianderen Speicherchips könnendieselben Anschlüssezu verschiedenen Zeitpunkten jedoch als Eingangs- oder als Ausgangsanschlüsse wirken.
    [0006] Derin 1 gezeigte Speicherchipenthält zweiEingangsanschlüsse,die als "data" und als "address" markiert sind. DieAnschlüsse "data" und "address" empfangen jeweilsin dem Baustein zu speichernde Daten und eine Adresse, an der diese Datengespeichert werden sollen. Außerdementhält derSpeicherchip (nicht gezeigte) Steueranschlüsse, wie zum Beispiel einenCE-Anschluß (chipenable) oder einen OE-Anschluß (outputenable) zum Empfangen von Befehlen.
    [0007] DerSpeicherchip besitzt einen Adressendecodierer, der einen (nichtgezeigten) Wortleitungsadressendecodierer enthält, der die Adresse zur Bestimmungeiner Wortleitungsadresse (entsprechend einer Zeile des Speicherarrays)verwendet, und einen Spaltendecodierer 1, der die Adressezur Bestimmung der Spaltenadresse verwendet.
    [0008] DerSpeicherchip enthältferner fürjede Spalte einen entsprechenden Leseverstärker 3. Der Einfachheithalber ist in 1 nureiner dieser gezeigt. Die Spaltenadresse wählt einen Leseverstärker 3 unddie Wortleitungsadresse (Zeile) wählt eine Zelle der entsprechendenSpalte. Der Leseverstärker 3 ist soangeordnet, daß erauf der Basis eines durch einen (nicht gezeigten) Taktanschluß des Speicherchipsempfangenen Taktsignals und der Steuersignale (z.B. CE, OE) Datenaus der gewähltenZelle der gewähltenSpalte liest oder Daten in die gewählte Zelle der gewählten Spalteschreibt.
    [0009] Wiein 1 gezeigt, bestehendie Spalten jeweils aus zwei Kettenzellenarrays 5, unddie Leseverstärker 3 werdengemeinsam von diesen beiden benachbarten Kettenzellenarrays 5 benutzt.Zum Beispiel könntensich die Wortleitungsadressen 0, ... 255 in dem linken Kettenzellenarray 5 unddie Wortleitungsadressen 256-511in dem rechten Kettenzellenarray 5 befinden. Es sind jedochviele andere möglicheAnordnungen bekannt.
    [0010] Dievorliegenden Erfinder haben erkannt, daß, obwohl nichtflüchtige FeRAM-Speicherbausteinesicher nützlichsind, es Fällegibt, in denen es nicht erwünschtist, daß diein dem Speicher gespeicherten Daten behalten werden sollten.
    [0011] ZumBeispiel wärees nach einem Systemausfall hilfreich, wenn alle Systemkomponentenzu einem definierten Zustand zurückgesetztwerden könnten,statt einfach zu ihrem Zustand vor dem Systemausfall zurückzukehren.Wenn eine Einrichtung mit geringer Stromaufnahme einen Anwendungsausfall,wie zum Beispiel einen Absturz, erfährt, wäre es ferner wünschenwert,wenn die Daten in dem Speicher (die zu dem Absturz geführt habenkönnen)entfernt werden, und wenn das Anwendungsprogramm selbst aus demSpeicher gelöscht würde. Ferner kannin Fällen,in denen der Speicherchip nur für Speicherungverwendet wird, ein absichtliches Löschen des Speichers wünschenswertsein, wenn der Baustein in einer Umgebung mit nur begrenzten Betriebssystemfähigkeitenverwendet wird.
    [0012] Ausdiesem Grund schlägtdie vorliegende Erfindung ganz allgemein vor, daß ein FeRAM-Speicherchip eineRücksetzeinheitzum Erkennen eines extern angelegten Rücksetzsignals enthalten sollte. DieRücksetzeinheitist dafürausgelegt, nach einer Erkennung dieses Rücksetzsignals eine Operation einzuleiten,bei der mindestens ein Teil des FeRAM-Speichers oder vorzugsweiseder gesamte FeRAM-Speicher gelöschtwird.
    [0013] DieRücksetzeinheitkann so ausgelegt sein, daß siediese Rücksetzoperationals eine Sequenz von Rücksetzschrittendurchführt,bei der jeweilige Teile des Speichers zurückgesetzt werden. Auf diese Weisekann die zur Durchführungder Rücksetzoperationerforderliche Spitzenleistung auf einem annehmbar niedrigen Wertgehalten werden. Es kann ein Gleichgewicht zwischen der Geschwindigkeitdes Rücksetzensund der Leistungsanforderung erreicht werden.
    [0014] Esgibt verschiedene Formen, die das Rücksetzsignal in verschiedenenAusführungsformender Erfindung annehmen kann.
    [0015] EineMöglichkeitist, daß derSpeicherchip einen eigenen Eingangsanschluß zum Empfangen eines Rücksetzsignalsaufweist, sodaß dieRücksetzeinheitnach einer Messung, daß eineSpannung an diesem Anschluß einenbestimmten Wert erreicht, die Rücksetzoperationeinleiten kann.
    [0016] Eineandere Möglichkeit,die keinen eigenen Anschluß erfordertund deshalb billiger zu implementieren ist, besteht darin, daß die Rücksetzeinheitgegenübereinem Rücksetzsignalempfindlich ist, das als Spannungen an einen oder mehrere Anschlüsse angelegtwird, die ansonsten zum Eingeben von Daten in den Speicherchip benutztwerden.
    [0017] ZumBeispiel kann das Rücksetzsignaldarin bestehen, daß dieSpannung an einem der Eingangsanschlüsse auf eine Spannung gesetztwird, die beim gewöhnlichenBetrieb des Chips nicht angetroffen wird (z.B. eine Spannung, diehöher alsdie Spannungen ist, die an diesem Eingangsanschluß angetroffen werden,wenn Daten zur Speicherung zu dem Speicherchip übertragen werden).
    [0018] AlsAlternative kann das Rücksetzsignalein Muster von Spannungen übereinen Zeitraum sein, das beim gewöhnlichen Betrieb des Speicherchips nichtangetroffen wird, wie zum Beispiel eine nicht dem Standard entsprechendeSequenz von Spannungen an dem Taktanschluß.
    [0019] Allgemeinerkann das Rücksetzsignalein beliebiger Befehl des Typs "softentry" sein. "Soft entry" ist eine Sequenznicht dem Standard entsprechender Taktsignale und Befehle (z.B.eine Reihe von "1" und "0en" auf gewählten Datenanschlüssen), diean die Datenanschlüssedes Speicherchips angelegt wird. Wie bei bestimmten bekannten Speicherchipskann der erfindungsgemäße Chipeine Soft-Entry-Decodierereinheit zum Erkennen einer begrenztenMenge von Befehlen (z.B. daß derSpannungsstromversorungseingang VDC aufdem Vorgabewert VDC plus 30mV liegt) alsein Rücksetzsignalaufweisen.
    [0020] Einweiterer Aspekt der Erfindung liefert ein Verfahren zur Verwendungeines Speicherchips wie oben definiert, bei dem dem Speicherchipein Rücksetzsignalzugeführtwird, wodurch die Rücksetzeinheiteine Operation einleitet, bei der mindestens ein Teil des FeRAM- Speichers und vorzugsweiseder gesamte FeRAM-Speicher gelöschtwird.
    [0021] Einweiterer Ausdruck der Erfindung ist eine Einrichtung, wie zum Beispieleine Einrichtung mit geringer Stromaufnahme, mit einem Speicherchip wieoben definiert und einem Prozessor, der wirkt, um Daten in dem Speicherchipzu speichern und die gespeicherten Daten aus dem Speicherchip abzurufen, wobeider Prozessor weiterhin wirkt, um ein Rücksetzsignal zu erzeugen undes zu dem Speicherchip zu senden.
    [0022] Eswerden nun bevorzugte Merkmale der Erfindung lediglich zur Veranschaulichungunter Bezugnahme auf die folgenden Figuren beschrieben. Es zeigen:
    [0023] 1 ein Zugriffsschema einesbekannten FeRAM-Bausteins;und
    [0024] 2 ein Zugriffsschema einesFeRAM-Bausteins gemäß der Erfindung.
    [0025] Nunmehrmit Bezug auf 2 isteine Ausführungsformder Erfindung schematisch gezeigt. Elemente, die denen des in 1 gezeigten bekannten Speicherchipsentsprechen, werden mit denselben Bezugszahlen bezeichnet und dieseElemente könnendenselben Aufbau wie bei bekannten Speicherchips aufweisen.
    [0026] DieUnterschiede zwischen dem bekannten FeRAM-Speicherchip und der in 2 gezeigten Ausführungsform bestehen darin,daß dieAusführungsformeinen zusätzlichenAnschluß zumEmpfangen eines Eingangssignals "reset" aufweist und daß die Ausführungsformzusätzlicheine Rücksetzeinheit 7 aufweist,die so angeordnet ist, daß siedas "reset"-Signal und außerdem die Signale "data" und "Addr" empfängt. Esversteht sich, daß sichder Speicherchip von 2 mitdem Speicherchip von 1 eineAnzahl von Merkmalen teilt, die in keinem der Diagramme gezeigtsind, wie zum Beispiel Anschlüssezum Empfangen von Befehlen (z.B. read/write), Taktanschlüsse undeinen oder mehrere Ausgangsanschlüsse zum Ausgeben gespeicherterDaten, wenn dem Chip dies befohlen wird. Man beachte, daß bei bestimmtenAusführungsformender Ausgangsanschluß bzw.die Ausgangsanschlüssemit dem Eingangsanschluß bzw.den Eingangsanschlüssen,der bzw. die die Daten empfängtbzw. empfangen, übereinstimmenkann. Das heißt,dieser Anschluß bzw.diese Anschlüssehaben eine verschiedene Funktion abhängig davon, ob dem Speicherchipbefohlen wird, Daten zu lesen oder zu schreiben.
    [0027] DieRücksetzeinheit 7 istso ausgelegt, daß sieim normalen Betrieb die Signale "data" und "Addr", die sie empfängt, unverändert jeweilsan den gemeinsam benutzten Leseverstärker 3 und den Spaltendecodierer 1 ausgibt.In diesem Fall ist die Funktionsweise des gemeinsam benutzten Leseverstärkers 3 unddes Kettenzellenarrays 5 wie bei der bekannten Ausführungsform.
    [0028] Wennjedoch das Rücksetzsignalzu der Rücksetzeinheit 7 gesendetwird, registriert die Rücksetzeinheit 7 diesenUmstand und leitet eine Operation ein, bei der die Ausgangssignale,die sie zu dem Spaltendecodierer 1 und dem gemeinsam benutzten Leseverstärker 3 sendetdergestalt sind, daß die Werteder in den Speicherzellen gespeicherten Daten auf einen oder mehrerevorbestimmte Werte gesetzt werden (z.B. alle auf den selben Wert,d.h. alle "0" oder alle "1"). Diese Operation ist eine Sequenz vonSchritten, die jeweils an einem jeweiligen Taktzyklus durchgeführt werden.Zum Beispiel kann an jedem Zyklus ein jeweiliger Satz von Bänken (Wortleitungen)parallel geöffnetwerden und die vorbestimmten Werte können in die Zellen geschriebenwerden.
    [0029] Obwohldie Erfindung in bezug auf nur eine einzige Ausführungsform beschrieben wurde,sind, wie Fachleuten offensichtlich sein wird, innerhalb des Schutzumfangsder Erfindung viele Varianten möglich.Wie bereits erwähnt,erfordert das Rücksetzsignalzum Beispiel keinen eigenen Anschluß. Stattdessen kann die Rücksetzzelle 7 soausgelegt werden, daß siedas Rücksetzsignalaus einem Muster von Spannungswerten (die alle auf einmal oder über einenZeitraum hinweg angelegt werden) an einem oder mehreren der Anschlüsse, durchdie der FeRAM die Eingaben "data" und/oder "Addr" und/oder das Taktsignalempfängt(dieser Eingang ist in 1 oder 2 nicht gezeigt) erkennt.
    权利要求:
    Claims (9)
    [1] FeRAM-Speicherchip, umfassend: ein ArraynichtflüchtigerFerrokondensatorspeicherzellen zum Speichern von Daten, mehrereAnschlüsse,wobei die AnschlüsseDatentransferanschlüssezum Empfangen von zu speichernden Daten und Adressendaten, die angeben, woin dem Array von Speicherzellen die Daten gespeichert werden sollen,und zum Ausgeben von in den Speicherzellen gespeicherten Daten umfassen, und eineRücksetzeinheitzum Erkennen eines durch einen oder mehrere der Anschlüsse an denSpeicherchip angelegten Rücksetzsignals,wobei die Rücksetzeinheitso angeordnet ist, daß siebei Erkennung des Rücksetzsignalseine Rücksetzoperationeinleitet, bei der mindestens ein Teil der in den Speicherzellengespeicherten Daten auf einen oder mehrere vorbestimmte Werte gesetztwird.
    [2] Speicherchip nach Anspruch 1, bei dem während derRücksetzoperationdie in allen Speicherzellen gespeicherten Daten auf den vorbestimmtenWert bzw. die vorbestimmten Werte gesetzt werden.
    [3] Speicherchip nach Anspruch 1, bei dem die Anschlüsse weiterhineinen Taktanschluß zumEmpfangen eines Taktzeitsteuerungssignals umfassen, wobei die Rücksetzoperationumfaßt,in verschiedenen Taktperioden die Daten in verschiedenen jeweiligenTeilmengen der Speicherzellen auf den vorbestimmten Wert bzw. dievorbestimmten Werte zurückzusetzen.
    [4] Speicherchip nach Anspruch 1, bei dem die Anschlüsse weiterhineinen eigenen Anschluß zum Empfangeneines Rücksetzsignalsumfassen, wobei die Rücksetzeinheitso angeordnet ist, daß siedie Rücksetzoperationbei Messung, daß eineSpannung an diesem Anschluß aufeinem bestimmten Wert liegt, einleitet.
    [5] Speicherchip nach Anspruch 1, bei dem die Rücksetzeinheitso angeordnet ist, daß siedas Rücksetzsignalaus den Spannungen an einem oder mehreren der Datentransferanschlüsse und/odereinem oder mehreren Befehlsanschlüssen und/oder einem Taktanschluß erkennt.
    [6] Speicherchip nach Anspruch 5, bei dem die Rücksetzeinheitso angeordnet ist, daß siedas Rücksetzsignalals eine Spannung erkennt, die während der Übertragungvon zu speichernden Daten zu dem Speicherchip nicht auftritt.
    [7] Speicherchip nach Anspruch 5, bei dem die Rücksetzeinheitso angeordnet ist, daß siedas Rücksetzsignalals ein Muster von Spannungen erkennt, das während der Übertragung von zu speichernden Datenzu dem Speicherchip nicht auftritt.
    [8] Verfahren zum Betrieb eines FeRAM-Speicherchips,umfassend: ein Array nichtflüchtiger Ferrokondensatorspeicherzellenzum Speichern von Daten, mehrere Anschlüsse, wobei die Anschlüsse Datentransferanschlüsse zumEmpfangen von zu speichernden Daten und Adressendaten, die angeben, woin dem Array von Speicherzellen die Daten gespeichert werden sollen,und zum Ausgeben von in den Speicherzellen gespeicherten Daten umfassen, und eineRücksetzeinheitzum Erkennen eines durch einen oder mehrere der Anschlüsse an denSpeicherchip angelegten Rücksetzsignals,wobei die Rücksetzeinheitso angeordnet ist, daß siebei Erkennung des Rücksetzsignalseine Rücksetzoperationeinleitet, bei der mindestens ein Teil der in den Speicherzellengespeicherten Daten auf einen oder mehrere vorbestimmte Werte gesetztwird, wobei das Verfahren umfaßt, dem Speicherchip ein Rücksetzsignalzuzuführen,wodurch die Rücksetzeinheiteine Operation einleitet, bei der mindestens ein Teil des FeRAM-Speichersgelöschtwird.
    [9] Elektronische Einrichtung, umfassend: einenFeRAM-Speicherchip mit einem Array nichtflüchtiger Ferrokondensatorspeicherzellenzum Speichern von Daten, mehreren Anschlüssen, wobei die Anschlüsse Datentransferanschlüsse zumEmpfangen von zu speichernden Daten und Adressendaten, die angeben,wo in dem Array von Speicherzellen die Daten gespeichert werdensollen, und zum Ausgeben von in den Speicherzellen gespeichertenDaten umfassen, und einer Rücksetzeinheitzum Erkennen eines durch einen oder mehrere der Anschlüsse an denSpeicherchip angelegten Rücksetzsignals,wobei die Rücksetzeinheitso angeordnet ist, daß siebei Erkennung des Rücksetzsignalseine Rücksetzoperationeinleitet, bei der mindestens ein Teil der in den Speicherzellengespeicherten Daten auf einen oder mehrere vorbestimmte Werte gesetztwird, und einen Prozessor zum Speichern von Daten in dem Speicherchipund zum Abrufen der gespeicherten Daten aus dem Speicherchip, wobeider Prozessor weiterhin wirkt, um ein Rücksetzsignal zu erzeugen undes zu dem Speicherchip zu senden.
    类似技术:
    公开号 | 公开日 | 专利标题
    KR950004621B1|1995-05-03|다이나믹 ram
    US6922359B2|2005-07-26|Nonvolatile semiconductor memory device allowing high speed data transfer
    US7447950B2|2008-11-04|Memory device and memory error correction method
    US6577553B2|2003-06-10|Semiconductor memory device
    US7042765B2|2006-05-09|Memory bit line segment isolation
    US5905690A|1999-05-18|Synchronous semiconductor device having circuitry capable of surely resetting test mode
    KR950004854B1|1995-05-15|반도체 메모리 장치
    JP2577724B2|1997-02-05|半導体記憶装置
    US6883061B2|2005-04-19|Electronic system and refresh method
    JP3245041B2|2002-01-07|テスト中に１つのメモリを使って関連メモリにアドレスを提供する方法
    US6834322B2|2004-12-21|Nonvolatile semiconductor memory device having plural memory circuits selectively controlled by a master chip enable terminal or an input command and outputting a pass/fail result
    US6643162B2|2003-11-04|Ferroelectric memory having a device responsive to current lowering
    US5903514A|1999-05-11|Multi-bank synchronous semiconductor memory device
    EP1047079B1|2005-01-12|Halbleiterspeicheranordnung mit genauer interner Referenzspannungserzeugung
    US4636982A|1987-01-13|Semiconductor memory device
    EP0616335B1|2000-03-29|Nichtflüchtige Halbleiterspeichervorrichtung mit Statusregister und Prüfverfahren dafür
    US6836434B2|2004-12-28|Mode selection in a flash memory device
    EP1255197B1|2006-08-23|System und Verfahren zur Korrektur von "Soft"-Fehlern in Speicheranordnungen mit wahlfreiem Zugriff
    EP0944906B1|2002-08-14|Nichtflüchtige speichermatrix mit gleichzeitiger lese- und schreiboperation
    KR100736348B1|2007-07-06|감지 회로
    KR100867562B1|2008-11-10|메모리 장치 내의 멀티플렉스된 중복 구조를 위한 회로 및 방법
    KR20050025730A|2005-03-14|상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
    US7415568B2|2008-08-19|Method and apparatus for initialization control in a non-volatile memory device
    US7251190B2|2007-07-31|Non-volatile semiconductor memory device
    US6614689B2|2003-09-02|Non-volatile memory having a control mini-array
    同族专利:
    公开号 | 公开日
    CN100354974C|2007-12-12|
    CN1542846A|2004-11-03|
    US6807084B1|2004-10-19|
    SG121882A1|2006-05-26|
    US20040208043A1|2004-10-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-01-27| OP8| Request for examination as to paragraph 44 patent law|
    2009-08-27| 8131| Rejection|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]